

JP2003273452

Title:
DISTRIBUTED FEEDBACK SEMICONDUCTOR LASER DEVICE

Abstract:

PROBLEM TO BE SOLVED: To provide a distributed feedback semiconductor laser device which enables low threshold current density and high slope efficiency at an oscillation wavelength in a long wavelength band including an L band of 1565 nm or longer, and which is operable stably with a low driving current.

SOLUTION: A band gap difference between a well layer and a barrier layer of a quantum well active layer is set 0.45 [mu]m or less estimated in terms of wavelength. Hereby, the uniform doping of carriers into a multiple quantum well is ensured, and light containment is improved. Further, carrier containment efficiency is improved by making the thickness of the well layer thicker than that of a well layer of a prior art.

COPYRIGHT: (C)2003,JPO

(51) Int.Cl. ⁷	識別記号	F I	テラコード (参考)
H 0 1 S	5/12	H 0 1 S	5 F 0 7 3
	5/343		5/343

審査請求 未請求 請求項の数 6 O L (全 8 頁)

(21) 出願番号 特願2002-76402(P2002-76402)

(22) 出願日 平成14年3月19日 (2002.3.19)

(71) 出願人 000006290

古河電気工業株式会社

東京都千代田区丸の内2丁目6番1号

(72) 発明者 喜瀬 智文

東京都千代田区丸の内2丁目6番1号 古

河電気工業株式会社内

(72) 発明者 舟橋 成樹

東京都千代田区丸の内2丁目6番1号 古

河電気工業株式会社内

(74) 代理人 100090231

弁理士 稲垣 清 (外1名)


最終頁に続く

(54) 【発明の名称】 分布精選型半導体レーザ素子

(57) 【要約】

【課題】 発振波長が1565nm以上のLバンドを含む長波長帯で、低しきい値電流密度及び高スロープ効率を実現し、低い駆動電流で安定に作動する分布精選型半導体レーザ素子を提供する。

【解決手段】 量子井戸活性層の井戸層と障壁層のバンドギャップ差を、波長に換算して0.45μm以下に設定することにより、多重量子井戸へのキャリアの均一な注入を確保し、かつ光閉じ込め性を向上させる。また、井戸層の厚さを従来より厚くすることにより、キャリア閉じ込め効率を高める。



10 DBFレーザ素子 19 InGaAsコンタクト層
11 n-InP基板 20 p-InP層
12 n-InPバリア層 21 n-InP層
13 MQW-SCH構造層 22 p-InP層
14 p-InPバリア層 23 n-InP層
15 InGaAsP量子井戸層 24 量子井戸活性層
16 InP埋め込み層 25 SCH構造層
17 p-InPクラッド層 26 井戸障壁
18 p-InPクラッド層 27 障壁層

【特許請求の範囲】

【請求項1】 InP基板上に設けられた積層構造内に、量子井戸発光構造と、該量子井戸発光構造上に設けられた回折格子とを備え、前記量子井戸発光構造が、井戸層及び障壁層を有する量子井戸活性層と、該量子井戸活性層の上下に設けられたSCH導波路層とから構成される。発振波長が1565nm以上の分布帰還型半導体レーザ素子において、

前記井戸層と前記障壁層のバンドギャップ差 ΔE_g が、波長に換算して0.45 μm 以下であることを特徴とする分布帰還型半導体レーザ素子。

【請求項2】 前記SCH導波路層及び前記障壁層が、夫々InGaAsPからなる組成を有し、該SCH導波路層のバンドギャップ波長 λ_{gl} が、1.05 $\mu\text{m} < \lambda_{gl} < 1.35\mu\text{m}$ であり、前記障壁層のバンドギャップ波長 λ_{gb} が、1.20 $\mu\text{m} < \lambda_{gb} < 1.35\mu\text{m}$ である、請求項1に記載の分布帰還型半導体レーザ素子。

【請求項3】 前記井戸層と前記障壁層のバンドギャップ差 ΔE_g が、波長に換算して0.40 μm 以下である、請求項1又は2に記載の分布帰還型半導体レーザ素子。

【請求項4】 前記井戸層の1層当たりの膜厚が5～7nmの範囲にある、請求項1～3のいずれかに記載の分布帰還型半導体レーザ素子。

【請求項5】 前記井戸層の層数が4以上8以下である、請求項1～4のいずれかに記載の分布帰還型半導体レーザ素子。

【請求項6】 前記回折格子の回折格子強度 κ が1～2の範囲にある、請求項1～5のいずれかに記載の分布帰還型半導体レーザ素子。

【請求項7】 前記分布帰還型半導体レーザ素子の前端面に反射率5%以下の反射防止膜を、後端面に反射率80%以上の高反射膜を夫々形成した、請求項1～6のいずれかに記載の分布帰還型半導体レーザ素子。

【請求項8】 前記井戸層に0.8～1.2%の圧縮歪が、前記障壁層に0.02～0.2%の引張歪が夫々導入される、請求項1～7のいずれかに記載の分布帰還型半導体レーザ素子。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、分布帰還型半導体レーザ素子に関し、特に、発振波長が1565nm以上のLバンドを含む長波長帯で、低しきい値電流密度及び高スロープ効率を実現することにより、低い駆動電流で安定して作動する分布帰還型半導体レーザ素子に関する。

【0002】

【従来の技術】波長分割多重（以下、WDMと呼ぶ）光伝送システムは、一本の光ファイバーで異なる複数波長の光信号を伝送することにより、光通信容量の大幅な増

大が可能なシステムとして注目されている。WDM光伝送システムの光源には、一般に単一波長性に優れた分布帰還型半導体レーザ素子（以下、DFBレーザ素子と呼ぶ）が用いられている。

【0003】WDM光伝送システムにおいて主に用いられる波長帯には、1530～1565nmのCバンド、及び、1565～1625nmのLバンドがあり、夫々について、ITU-Tグリッドに基づいて100GHz間隔（波長に換算して約0.8nm間隔）で並ぶ数十の発振波長のラインアップを揃えたDFBレーザ素子が必要である。

【0004】DFBレーザ素子の発振波長 λ_{DFB} は、活性層の利得ピーク波長とは独立に設定することができ、回折格子の周期を Λ 、導波路の等価屈折率を n_{eff} とすると、 $\lambda_{DFB} = 2 \cdot \Lambda \cdot n_{eff}$ で表される。従って、上述のCバンド及びLバンドで夫々規定される発振波長に対応したDFBレーザ素子を作製するには、電子線描画装置などの高分解能ナノグラフィ技術を用いて、回折格子周期 Λ を±0.01nm程度の精度で制御しつつ回折格子を作製する必要がある。

【0005】上述のような、DFBレーザ素子の量子井戸活性層には、InGaAsP/InP系の半導体材料が一般に用いられ、井戸層の1層当たりの膜厚は4～5nmである。SCH (Separate Confinement Hetero-structure) 導波路層としては、波長に換算したバンドギャップエネルギー（バンドギャップ波長） λ_{gl} が、1.05 $\mu\text{m} < \lambda_{gl} < 1.20\mu\text{m}$ のInGaAsPが用いられ、また障壁層としては、バンドギャップ波長 λ_{gb} が、1.10 $\mu\text{m} < \lambda_{gb} < 1.20\mu\text{m}$ のInGaAsPが用いられる。

【0006】

【発明が解決しようとする課題】上述のように、CバンドやLバンドに対応する発振波長のDFBレーザ素子の量子井戸活性層の材料には、InGaAsP/InP系の半導体が一般的に用いられる。しかし、この材料では、その発光波長が長くなるに従い、発光効率や光学利得が低下するという問題がある。特に、発振波長が1565nm以上のLバンドを含む長波長帯のDFBレーザ素子では、しきい値電流密度の上昇、スロープ効率の低下、またそれに伴う駆動電流の上昇といった問題があった。スロープ効率とは、DFBレーザ素子の光出力-電流曲線の傾きを言う。

【0007】そこで、本発明の目的は、発振波長が1565nm以上のLバンドを含む長波長帯のDFBレーザ素子で、低しきい値電流密度及び高スロープ効率を実現することにより、低い駆動電流で安定に作動するDFBレーザ素子を提供することである。

【0008】

【課題を解決するための手段】本発明者は、上記課題を解決する研究の過程で、以下のように考えた。発振波長

が1565nm以上のバンドを含む長波長帯のDFBレーザ素子では、従来のように降壁層として、バンドギャップ波長 λ_g が、 $1.10\mu\text{m} < \lambda_g < 1.20\mu\text{m}$ からなるInGaAsPを用いる場合には、井戸層のバンドギャップが小さいため、井戸層と降壁層のバンドギャップ差 ΔE_g が大きくなる。

【0009】バンドギャップ差 ΔE_g が大きすぎると、キャリア、特にホールが多重量子井戸への均一な注入がなされず、十分な光学利得が得られない。そこで、バンドギャップ差 ΔE_g を小さくするため、降壁層のバンドギャップ波長 λ_2 を長波長側に、即ち降壁層のバンドギャップを小さく設定し、しきい値電流密度を低減させることを考えた。降壁層のバンドギャップ波長 λ_2 を長波長側に設定することにより、降壁層の屈折率が高まるため、活性層への光閉込め性も向上する。

【0010】また、特に発振波長1565nm以上のバンドを含む長波長のDFBレーザ素子では、井戸層の膜厚を従来の4~5nmより更に厚くして、活性層体積を増大させることにより、キャリア閉込め効率を高め、光学利得を増加させ、しきい値電流密度を低減させることを考えた。

【0011】上記目的を達成するために、本発明に係る分布帰還型半導体レーザ素子は、InP基板上に設けられた積層構造内に、量子井戸発光構造と、該量子井戸発光構造上に設けられた回折格子とを備え、前記量子井戸発光構造が、井戸層及び降壁層を有する量子井戸活性層と、該量子井戸活性層の上下に設けられたSCH導波路層とから構成される、発振波長が1565nm以上の分布帰還型半導体レーザ素子において、前記井戸層と前記降壁層のバンドギャップ差 ΔE_g が、波長に換算して0.45 μm 以下であることを特徴とする。

【0012】バンドギャップ差 ΔE_g を0.45 μm 以下に設定することにより、注入されるキャリアが容易に降壁層を超えて井戸層に移動でき、また量子井戸発光構造への光閉込め性が向上するため、低いしきい値電流密度及び高スロープ効率が実現できる。

【0013】本発明の分布帰還型半導体レーザ素子の好ましい例では、前記SCH導波路層及び前記降壁層が、夫々InGaAsPからなる組成を有し、該SCH導波路層のバンドギャップ波長 λ_{gl} が、 $1.05\mu\text{m} < \lambda_{gl} < 1.35\mu\text{m}$ であり、前記降壁層のバンドギャップ波長 λ_2 が、 $1.20\mu\text{m} < \lambda_2 < 1.35\mu\text{m}$ である。このようなバンドギャップ波長は、InGaAsPの組成を適切に制御することによって作られる。本発明では、更に望ましくは、前記井戸層と前記降壁層のバンドギャップ差 ΔE_g が、波長に換算して0.40 μm 以下である。これにより、しきい値電流密度と高スロープ効率について、更に良好な値が得られる。

【0014】本発明では、望ましくは、前記井戸層の1層当たりの膜厚が5~7nmの範囲にある。井戸層の膜

厚が5nm未満では、井戸層へのキャリアの閉込め効果が悪くなり、また井戸層の膜厚が7nmを超えると、量子井戸として良好な特性が得られ難いからである。

【0015】本発明では、望ましくは、前記井戸層の層数が4以上8以下である。井戸層の層数が9以上になると、量子井戸活性層の成長の際に形成される結晶欠陥などが多くなり、利得が増える以上に損失が増える。また、井戸層の層数が3以下では、多重量子井戸としての良好な特性が得られ難い。

【0016】本発明では、望ましくは、前記回折格子の回折格子強度 χ_L が1~2の範囲にある。回折格子強度 χ_L が2より大きいと、回折格子による光の共振器内への閉込め性が強くなり過ぎて、スロープ効率が低下し、高出力化に不向きとなる。また、回折格子強度 χ_L が1未満だと、回折格子による光の閉込めが弱くなり、しきい値の上昇、単一モード性の劣化といった問題が起こる。

【0017】本発明では、望ましくは、前記分布帰還型半導体レーザ素子の前端面に反射率5%以下の反射防止膜を、後端面に反射率80%以上の高反射膜を夫々形成する。このような反射率によって、高光出力及び良好な単一モード性が得られる。本発明では、望ましくは、前記井戸層に0.8~1.2%の引張歪が、前記降壁層に0.02~0.2%の引張歪が夫々導入される。これにより、量子井戸活性層への低圧等の結晶欠陥の発生が抑制され、低いしきい値電流密度や低チャージングなどの効果が得られる。

【0018】

【発明の実施の形態】本発明に際して、量子井戸活性層の井戸層と降壁層のバンドギャップ差 ΔE_g と、レーザのしきい値電流密度 J_{th} との関係性を調べる実験を行い、次に実験例として要約する事実を見出した。

【0019】実験例

本実験例では、発振波長1600nmのDFBレーザ素子において、量子井戸活性層の井戸層と降壁層のバンドギャップ差 ΔE_g を変化させた試料を作製し、しきい値電流密度 J_{th} を調べた。

【0020】先ず、図1、図2、及び図3を参照して、実験の試料に供したDFBレーザ素子の構成を説明する。図1は実験に供したDFBレーザ素子の部分断面を示す斜視図、図2は図1のI-I断面を示す断面図、図3は図1及び図2のMQW-SCH活性層13を詳細に示す断面図である。

【0021】実験に供したDFBレーザ素子10は、発振波長を1600nmに設定した、DFBレーザ素子であって、図1に示すように、膜厚350 μm 程度のn-InP基板11上に、n-InPパッド層12、MQW-SCH活性層13、膜厚約200 μm のp-InPスペーサ層14、回折格子15、回折格子15を埋め込んだp-InP埋め込み層16、及びp-InP上クラッド層18の積層構造を有する。

【0022】MQW-SCH活性層13は、図3に示すように、量子井戸活性層(MQW活性層)24と、量子井戸活性層24の上下に配設されたSCH導波路層25からなる。量子井戸活性層24は、バンドギャップ波長が1610nmのInGaAsPからなる、6層の膜厚6nmの井戸層26と、各井戸層26の間に介在しInGaAsPからなる、膜厚12nmの障壁層27から構成される。井戸層26に1%の圧縮歪が、障壁層27に0.1%の引張歪が夫々導入される。SCH導波路層25は、上下とも、バンドギャップ波長が1.1μmで、膜厚20nmのInGaAsPからなる。

【0023】回折格子15は、膜厚が20nm、周期が240nm、デューティ(duty)比が約25%、回折格子強度が $\kappa L=1.5$ である。

【0024】積層構造のうち、p-InP上クラッド層17、p-InP埋め込み層16、回折格子15、p-InPスペーサ層14、MQW-SCH活性層13、及びn-InPバッファ層12の上部層は、MQW-SCH活性層13が約2μmの幅を有するように、メサストライプ状に加工されている。メサストライプの両側は、p-InP層20及びn-InP層21の積層構造からなる電流ブロック層で埋め込まれている。

【0025】p-InP上クラッド層17及びその両側のn-InP層21上には、膜厚約2μmのp-InPクラッド層18及び高ドーピングInGaAsコンタクト層19が、順次に、積層されている。高ドーピングInGaAsコンタクト層19上にはp側電極22としてTi/Pt/Au多層金属膜が、n-InP基板11の裏面にはn側電極23としてAuGeNi膜が、夫々設けられている。

【0026】DFブレーザ素子10の前端面(出射端面)には反射率0.1%の無反射コーティング膜(図示なし)が、後端面には反射率90%の高反射コーティング膜(図示なし)が、夫々成膜されている。

【0027】上述の試料DFブレーザ10の作製に当たっては、まず、MOCVD装置を使って、成長温度600℃で、n-InP基板11上に、n-InPバッファ層12、MQW-SCH活性層13、p-InPスペーサ層14、膜厚20nmの回折格子15の形成層を成長させた。MQW-SCH活性層13の成長にあたっては、量子井戸活性層24は、バンドギャップ波長が1610nmのInGaAsPからなる、6層の膜厚6nmの井戸層26と、各井戸層26の間に介在しInGaAsPからなる、膜厚12nmの障壁層27を、井戸層26に1%の圧縮歪が、障壁層27に0.1%の引張歪が夫々導入されるように形成した。また、SCH導波路層25は、上下とも、膜厚20nmでバンドギャップ波長が1.1μmのInGaAsPを形成した。

【0028】次いで、回折格子15の形成層上に電子ビーム(EB)描画用レジストを約100nmの膜厚で塗

布し、EB描画装置を使って、周期が約240nmの回折格子パターンを有するレジスト膜を形成した。続いて、ドライエッチング装置を使ってレジスト膜から回折格子15の形成層を貫通するようにエッチングして、回折格子15を形成した。

【0029】次いで、MOCVD装置を使って、図2に示すように、p-InP埋め込み層16及びp-InP上クラッド層17を成長させ、回折格子15の埋め込み再成長を行った。

【0030】次に、プラズマCVD装置を用いて、基板全面にSiNx膜を成膜し、フォトリソグラフィ技術と反応性イオンエッチング(RIE: Reactive Ion Etching)法により、SiNx膜をエッチングして、回折格子15の周期方向に延びる幅4μmのストライプ状のSiNx膜マスク(図示せず)を形成した。続いて、ストライプ状のSiNx膜マスクをエッチングマスクとして、p-InP上クラッド層17、p-InP埋め込み層16、回折格子15、p-InPスペーサ層14、MQW-SCH活性層13、及びn-InPバッファ層12の上部をエッチングして、MQW-SCH活性層13が約2μmの幅を有するメサストライプ状に加工した。

【0031】次いで、SiNx膜マスクを選択成長マスクとして使い、p-InP層20及びn-InP層21を、順次に、選択成長させて、メサストライプの両脇を埋め込み、電流ブロック層とした。SiNx膜マスクを除去した後、膜厚約2μmのp-InPクラッド層18及び高ドーピングInGaAs層19を、順次に、成長させた。

【0032】次いで、高ドーピングInGaAsコンタクト層19上に、p側電極22としてTi/Pt/Au多層金属膜を設けた。また、基板厚が約120μmになるように、n-InP基板11の裏面を研磨し、n-InP基板11の裏面には、n側電極23としてAuGeNi膜を設けた。更に、DFブレーザ10の前端面には反射率0.1%の無反射コーティング膜を、後端面には反射率90%の高反射コーティング膜を成膜した後、チップ化してボンディングした。

【0033】上述のDFブレーザ素子10の障壁層27のInGaAsPのバンドギャップ波長 λ_{g2} を1.1μm、1.15μm、1.2μm、及び1.28μmに設定したものを夫々作製し、しきい値電流密度を調べたところ、以下の表1に示す結果が得られた。各 λ_{g2} に対応するバンドギャップ差 ΔE_g は、活性層のバンドギャップ波長が1610nm(1.61μm)であるため、夫々0.51μm、0.46μm、0.41μm、及び0.33μmである。

【0034】

【表1】

$\lambda g_2(\mu m)$	$J_{th}(A/cm^2)$
1.1	1980
1.15	1190
1.2	1080
1.28	880

また、この結果を図4のグラフに示す。

【0035】表1及び図4から判るように、しきい値電流密度 J_{th} は、 λg_2 が1.1 μm から1.15 μm 附近では λg_2 の増加と共に減少し、1.15 μm 附近から1.28 μm 附近ではほぼ安定している。つまり、 λg_2 を1.15 μm 附近以上に制御すれば、しきい値電流密度 J_{th} を小さくすることができ、1.20 μm 附近以上がベストモードである。即ち、活性層のバンドギャップ波長が1610nm(1.61 μm)であるから、井戸層と障壁層のバンドギャップ差 ΔE_g を0.45 μm 附近以下に制御すれば、しきい値電流密度 J_{th} を小さくすることができ、0.40 μm 附近以下がベストモードである。

【0036】ここで、逆にバンドギャップ差 ΔE_g が小さすぎると、キャリアの井戸層への閉込めが十分にとなれず、特に高電流注入下では、キャリアのオーバフローが起き易いため、高出力化に向かない。このように井戸層と障壁層のバンドギャップ差 ΔE_g には最適値があり、波長に換算して0.3 μm から0.4 μm 程度であることが望ましい。

【0037】以下に、添付図面を参照し、実施形態例を挙げて本発明を具体的に詳細に説明する。

実施形態例

本実施形態例は、本発明に係るDFブレーザ素子の一実施形態例である。図5は、本実施形態例のDFブレーザ素子40の部分断面を示す斜視図であり、図6は、DFブレーザ素子40のMQW-SCH活性層43附近を示す断面図である。DFブレーザ素子40は、障壁層57のバンドギャップ波長が1.25 μm であることを除いて、前述した供試DFブレーザ素子10と同じ構成を備えている。

【0038】即ち、DFブレーザ素子40は、発振波長を1600nmに設定した、DFブレーザ素子であって、膜厚350 μm 程度のn-InP基板41上に、n-InPバッファ層42、MQW-SCH活性層43、膜厚約200 μm のp-InPスペーサ層44、回折格子45、回折格子45を埋め込んだp-InP埋め込み層46、及びp-InP上クラッド層47の積層構造を有する。

【0039】MQW-SCH活性層43は、図6に示すように、量子井戸活性層54と、量子井戸活性層54の上下に配設されたSCH導波路層55からなる。量子井戸活性層54は、バンドギャップ波長が1610nmのInGaAsPからなる、膜厚6nmの井戸層56と、

各井戸層56の間に介在するバンドギャップ波長が1.25 μm のInGaAsPからなる、膜厚12nmの障壁層57から構成される。また、井戸層56に1%の圧縮歪が、障壁層57に0.1%の引張歪が夫々導入される。SCH導波路層55は、上下とも、バンドギャップ波長が1.1 μm で、膜厚20nmのInGaAsPからなる。

【0040】本実施形態例での井戸層56と障壁層57とのバンドギャップ差 ΔE_g は、波長に換算して0.36 μm であり、これにより、注入されるキャリアが容易に障壁層57を超えて井戸層56に移動でき、多重量子井戸へのキャリアの均一な注入が確保される。また、障壁層57のバンドギャップが小さくなることにより、障壁層57の屈折率が高くなり、MQW-SCH活性層43への光閉込め性が向上する。

【0041】また、井戸層56の膜厚として6nmを採用したことにより、比較的長波長の発振波長である1600nmのDFブレーザ素子40において、キャリア閉込め効率が高まる。更に、井戸層56の層数を6とすることにより、比較的長波長の発振波長である1600nmのDFブレーザ素子40において、最も効率的な多重量子井戸の効果をj得る。

【0042】回折格子45は、膜厚が20nm、周期が240nm、デューティ(duty)比が約25%、回折格子強度が $\kappa L=1.5$ である。回折格子強度は、強すぎると回折格子による光の共振器内への閉込めが強くなって、スロープ効率が低下し、高出力化に向かない。逆に、弱すぎると回折格子による光の漏えいが弱くなって、しきい値の上昇、単一モード性の劣化といった問題が起こる。このように、回折格子強度 κL には最適値があり、良好な特性を有するDFブレーザ素子を安定して供給するために、1以上2以下の値が採用される。回折格子45の厚みは30nmとしてもよい。

【0043】積層構造のうち、p-InP上クラッド層47、p-InP埋め込み層46、回折格子45、p-InPスペーサ層44、MQW-SCH活性層43、及びn-InPバッファ層42の上部層は、MQW-SCH活性層43が約2 μm の幅を有するように、メサストライプ状に加工されている。メサストライプの間隔は、p-InP層50及びn-InP層51の積層構造からなる電流ブロック層で埋め込まれている。

【0044】p-InP上クラッド層47及びその側面のn-InP層51上には、膜厚約2 μm のp-InPクラッド層48及び高ドープInGaAsコンタクト層49が、順次に、積層されている。高ドープInGaAsコンタクト層49上にはp側電極52としてTi/Pt/Au多層金属膜が、n-InP基板41の裏面にはn側電極53としてAuGeNi膜が、夫々設けられている。

【0045】DFブレーザ素子40の前端面(出射端

面)には反射率0.1%の無反射コーティング膜(図示なし)が、後端面には反射率90%の高反射コーティング膜(図示なし)が、夫々成膜されている。本実施形態例のDFBレーザ素子40は、障壁層57にバンドギャップ波長が1.25 μ mの組成のInGaAsPを採用しつつ、実験に供したDFBレーザ素子10と同様に製作することができる。

【0046】本実施形態例のDFBレーザ素子40は、前述のように、バンドギャップ差0.36 μ mを採ることにより、多重量子井戸へのキャリアの均一な注入が確保され、かつMQW-SCH活性層43への光閉込め性が向上し、また、井戸層56の膜厚を6nmとすることにより、キャリア閉込め効率が高まり、低しきい値電流密度及び高スロープ効率を実現することができる。

【0047】本実施形態例のDFBレーザ素子40の性能を評価するために、DFBレーザ素子40を試作し、種々の測定を行った。量子井戸活性層54のバンドギャップ波長を揃えるため、測定には、基板中心附近で作製されたものを用いた。しきい値電流は標準偏差0.55mAで平均9mA、スロープ効率は平均0.35W/Aであった。また、光出力30mW時の動作電流は、平均95mAであった。これらの値は、LバンドのDFBレーザ素子に必要とされる性能について、良好な値であると評価できる。

【0048】比較例

実施形態例のDFBレーザ素子40との比較を行うために、従来のDFBレーザ素子を試作した。従来のDFBレーザ素子(図示なし)は、発振波長を1600nmに設定したDFBレーザ素子であって、実験例のDFBレーザ素子10で、膜厚6nmの井戸層26に代えて、膜厚4nmの井戸層(図示なし)にしたことを除いて、DFBレーザ素子10と同様の構成をしており、障壁層(図示なし)にバンドギャップ波長が1.15 μ mのInGaAsPを採用する。

【0049】従って、従来のDFBレーザ素子は、前記膜厚6nmの井戸層26に代えて、膜厚4nmの井戸層を成膜することを除いて、DFBレーザ素子10と同様の作製方法で作製することができる。

【0050】このような従来のDFBレーザ素子を試作し、実施形態例と同様の測定を行ったところ、しきい値電流は標準偏差0.61mAで平均13mA、スロープ効率は平均0.31W/Aであった。また、光出力30mW時の動作電流は、平均110mAであった。測定には、量子井戸活性層(図示なし)のバンドギャップ波長を揃えるため、基板中心附近で作製されたものを用いた。

【0051】上述の実施形態例及び比較例の試験結果より、本実施形態例のDFBレーザ素子40は、従来のDFBレーザ素子と比較して、低しきい値電流密度及び高スロープ効率を実現し、かつLバンドのDFBレーザ素

子に要求される性能について、良好な値を有するものと評価できる。

【0052】

【発明の効果】本発明のDFBレーザ素子では、発振波長が1565nm以上の長波長帯のDFBレーザ素子で、量子井戸活性層の井戸層と障壁層のバンドギャップ差を、波長に換算して0.45 μ m以下に、望ましくは0.40 μ m以下に設定したことにより、各量子井戸層へのキャリアの均一な注入を確保し、量子井戸層への光閉込め性を向上させた。また、井戸層の厚さを従来より厚くすることにより、キャリア閉込め効率を高めた。これらによって、低しきい値電流密度及び高スロープ効率を実現することができるので、低い駆動電流で安定して動作させることができる。

【図面の簡単な説明】

【図1】実験例のDFBレーザ素子10の部分断面を示す斜視図である。

【図2】図1のI-I断面を示す断面図である。

【図3】DFBレーザ素子10の量子井戸発光構造13を詳細に示す断面図である。

【図4】実験例で作製したDFBレーザ素子の障壁層のバンドギャップ波長 λ_2 [μ m]に対するしきい値電流密度 J_{th} [A/cm^2]の値を示すグラフである。

【図5】実施形態例のDFBレーザ素子40の部分断面を示す斜視図である。

【図6】DFBレーザ素子40の量子井戸発光構造43を詳細に示す断面図である。


【符号の説明】

- 10 DFBレーザ素子
- 11 n-InP基板
- 12 n-InPバッファ層
- 13 MQW-SCH活性層
- 14 p-InPスペーサ層
- 15 InGaAsP回折格子層
- 16 InP埋め込み層
- 17 p-InP上クラッド層
- 18 p-InPクラッド層
- 19 InGaAsコンタクト層
- 20 p-InP層
- 21 n-InP層
- 22 p側電極
- 23 n側電極
- 24 量子井戸活性層
- 25 SCH導波路層
- 26 井戸層
- 27 障壁層
- 31 好適なモード
- 32 ベストモード
- 40 DFBレーザ素子
- 41 n-InP基板


- 42 n-InPバッファ層
43 MQW-SCH活性層
44 p-InPスペーサ層
45 InGaAsP固折格子層
46 InP埋め込み層
47 p-InP上クラッド層
48 p-InPクラッド層
49 InGaAsコンタクト層

- 50 p-InP層
51 n-InP層
52 p側電極
53 n側電極
54 量子井戸活性層
55 SCH導波路層
56 井戸層
57 障壁層

【図1】




【図2】



- 10 DBRレーザ素子
11 n-InP基板
12 n-InPバッファ層
13 MQW-SCH活性層
14 p-InPスペーサ層
15 InGaAsP固折格子層
16 InP埋め込み層
17 p-InP上クラッド層
18 p-InPクラッド層
19 InGaAsコンタクト層
20 p-InP層
21 n-InP層
22 p側電極
23 n側電極
24 量子井戸活性層
25 SCH導波路層
26 井戸層
27 障壁層


【図3】



【図6】




【図4】



- 31 最適モード
32 ベストモード

【図5】



- | | |
|----------------|-----------------|
| 40 DFBレーザ素子 | 49 InGaAsコンタクト層 |
| 41 n-InP基板 | 50 p-InP層 |
| 42 n-InPバッファ層 | 51 n-InP層 |
| 43 MQW-SCH結核層 | 52 p-InP層 |
| 44 p-InPスベージ層 | 53 n-InP層 |
| 45 InGaAsP量子阱層 | 54 量子井戸活性層 |
| 46 InP埋め込み層 | 55 SCH障壁層 |
| 47 p-InP上クラッド層 | 56 非活性層 |
| 48 p-InPクラッド層 | 57 障壁層 |

フロントページの続き

(72)発明者 柏川 秋彦
東京都千代田区丸の内2丁目6番1号 古
河電気工業株式会社内

Fターム(参考) 5F073 AA22 AA45 AA64 AA74 AA83
CA12 DA05 DA35 EA23